Ассемблер сопроцессор: Система команд сопроцессора

Введение

Настройка управляется регистрами сопроцессора 15, доступ к которым осуществляется с помощью MRC и MCR в непользовательском режиме.

Эти регистры специфичны для указанного процессора.

АРМ 3

• Регистр 0– Идентификация процессора (только чтение)

   Биты 0–7 Версия процессора
    Биты 8–15 должны быть равны «3», идентифицируя процессор как ARM3.
    Биты 16–23 Код производителя (&56 = VLSI Technology Inc.)
    Биты 24–31 Код конструктора (&41 = ARM Ltd)
   

  
   
  
• Регистр 1 — Очистка кэша (только запись)
  Зависит от записи, запись чего-либо в регистр 1 приведет к очистке кэша.
   
  
• Регистр 2 — Разное управление

   Бит 0 — включает (1) или выключает кэш (0)
    Бит 1 — определяет, используется ли в пользовательском и непользовательском режимах один и тот же адрес. 
            отображение. 1, если да, или 0. Должно быть 1 для использования с MEMC.
    Бит 2 - 0 для нормальной работы, 1 для специального режима монитора (процессор
            работает со скоростью памяти, а адрес/данные всегда помещаются на внешний
            контакты, даже если данные получены из кеша - для логического анализатора
            для правильной трассировки программы).
    Остальные биты зарезервированы.
   

  
   
  
• Регистр 3 — Кэшируемые области
  Управляет кэшируемыми областями памяти фрагментами по 2 МБ.

   Бит 0–1, если виртуальные адреса &0000000-&01FFFFF кэшируются, 0, если нет
    Бит 0–1, если виртуальные адреса &0200000-&03FFFFF кэшируются, 0, если нет
    ...
    Бит 31 — 1, если виртуальные адреса &3E00000-&3FFFFFF кэшируются, 0, если нет
   

  
   
  
• Регистр 4 — Какие области могут быть обновлены
  Определяет, какие области памяти могут обновляться фрагментами по 2 Мб. пишет в необновляемый память идет в реальную память, а не в кеш. Это подходит для таких вещей, как ПЗУ, поскольку вы не хотите, чтобы кэшированные данные изменялись при попытках записи.

   Бит 0–1, если виртуальные адреса &0000000-&01FFFFF могут быть обновлены, 0, если нет
    Бит 0–1, если виртуальные адреса &0200000-&03FFFFF могут быть обновлены, 0, если нет
    ...
    Бит 31 — 1, если виртуальные адреса &3E00000-&3FFFFFF могут быть обновлены, 0, если нет
   

  
   
  
• Регистр 5 — Какие области памяти являются разрушительными
  Управляет тем, какие области памяти являются разрушительными, фрагментами по 2 МБ. Пишет в деструктивные области памяти приводят к очистке кеша. Например, запись в физическую память по адресу &2000000-&2FFFFFF в системе MEMC обычно кэширует виртуальные адреса памяти. и если это место было закэшировано, попытка прочитать его приведет к считыванию старого содержимого.

   Бит 0–1, если виртуальные адреса &0000000-&01FFFFF являются разрушительными, 0, если нет
    Бит 0–1, если виртуальные адреса &0200000-&03FFFFF являются разрушительными, 0, если нет
    . ..
    Бит 31 — 1, если виртуальные адреса &3E00000-&3FFFFFF являются разрушительными, 0, если нет
   

АРМ 610

• Регистр 0 — Идентификация процессора (только чтение)
  Возвращаемое значение для процессора ARM610 должно быть &4156061x.

   Биты 0–7 Версия процессора (&1x)
    Биты 8–15 Идентификатор процессора
    Биты 16–23 Код производителя (&56 = VLSI Technology Inc.)
    Биты 24–31 Код конструктора (&41 = ARM Ltd)
   

  
   
  
• Регистр 1 — Управление (только запись)
  Все значения устанавливаются на 0 при включении питания.

   Бит 0 — Встроенный MMU выключен (0) или включен (1)
    Бит 1 — Ошибка выравнивания адресов отключена (0) или включена (1)
    Бит 2 — Кэш инструкций/данных выключен (0) или включен (1)
    Бит 3 — буфер записи выключен (0) или включен (1)
    Бит 4 - 26-битное пространство программы, если 0, 32-битное пространство программы, если 1
    Бит 5 - 26-битное пространство данных, если 0, 32-битное пространство данных, если 1
    Бит 6 — режим раннего прерывания, если 0, режим позднего прерывания, если 1
    Бит 7 — операция с прямым порядком байтов, если 0, с прямым порядком байтов, если 1
    Бит 8 — системный бит — управляет системой разрешений ARM610. 
   

  
   
  
• Регистр 2 — База таблицы перевода (только запись)
  Биты 14–31 содержат базу текущей активной таблицы страниц первого уровня.
   
  
• Регистр 3 — Управление доступом к домену (только запись)
  В этом регистре хранится текущий контроль доступа для доменов с 0 по 15. В каждом домене есть два биты (домен 0 бит 0,1 … домен 15 бит 30,31), которые могут быть установлены следующим образом:

   00 Нет доступа — ошибка домена возникает при попытке доступа
    01 Клиент — доступы проверяются на соответствие битам разрешения в
                    дескриптор раздела/страницы
    10 Зарезервировано — в настоящее время ведет себя как режим отсутствия доступа.
    11 Менеджер - Доступы НЕ проверяются, ошибки разрешений не могут
                    быть сгенерирован
   

  
   
  
• Регистр 4 — Зарезервировано — не пытаться получить доступ
   
  
• Регистр 5 — Состояние ошибки страницы/сброс TLB
  При чтении сохраняется состояние последней ошибки данных (не обновляется для предварительной выборки). вина). Только младший байт имеет значение.

   Биты 0–3 Статус
    Биты 4–7 Домен
    Биты 8–11 установлены в ноль
    Биты 12 - 31 Каким бы ни было последнее значение на внутренней шине данных
   

  
   
  При записи в этот регистр любое записанное значение вызовет блокировку трансляции. Буфер для промывки.
   
  
• Регистр 6 — Адрес сбоя данных / очистка TLB
  При чтении этого регистра можно определить виртуальный адрес сбоя последней страницы.
   
  При записи в этот регистр заданное значение (в битах 14–31) рассматривается как адрес. TLB будет искать соответствующий адрес, и если он будет найден, он будет помечен как инвалид. Это позволяет обновлять таблицу страниц в основной памяти и теперь недействительные записи во встроенном TLB должны быть очищены без штрафа за сброс весь ТЛБ.
   
  
• Регистр 7 — Сброс IDC (только запись)
  Любые данные, записанные в это место, вызовут сброс IDC (кэш инструкций/данных). покраснел.
   
  
• Регистры с 8 по 15 — Зарезервировано
  Доступ к этим регистрам приведет к срабатыванию ловушки неопределенных инструкций.

АРМ 710

• Регистр 0 — Идентификатор процессора (только чтение)
  Возвращаемое значение для процессора ARM610 должно быть &4104710x.

   Биты 0–3 Версия процессора?
    Биты 3–15 Идентификатор процессора — &710
    Биты 16–23 Код производителя
    Биты 24–31 Код конструктора (&41 = ARM Ltd)
   

  
   
  
• Регистр 1 — Управление (только запись)
  Все значения устанавливаются на 0 при включении питания.

   Бит 0 — Встроенный MMU выключен (0) или включен (1)
    Бит 1 — Ошибка выравнивания адресов отключена (0) или включена (1)
    Бит 2 — Кэш инструкций/данных выключен (0) или включен (1)
    Бит 3 — буфер записи выключен (0) или включен (1)
    Бит 4 - 26-битное пространство программы, если 0, 32-битное пространство программы, если 1
    Бит 5 - 26-битное пространство данных, если 0, 32-битное пространство данных, если 1
    Бит 6 — режим раннего прерывания, если 0, режим позднего прерывания, если 1
    Бит 7 — операция с прямым порядком байтов, если 0, с прямым порядком байтов, если 1
    Бит 8 — системный бит — управляет системой разрешений ARM710. 
    Бит 9- ROM bit - управляет системой разрешений ARM710
   

  
   
  
• Регистр 2 — База таблицы перевода (только запись)
  Биты 14–31 содержат базу текущей активной таблицы страниц первого уровня.
   
  
• Регистр 3 — Управление доступом к домену (только запись)
  В этом регистре хранится текущий контроль доступа для доменов с 0 по 15. В каждом домене есть два биты (домен 0 бит 0,1 … домен 15 бит 30,31), которые могут быть установлены следующим образом:

   00 Нет доступа — ошибка домена генерируется при попытке доступа
    01 Клиент — доступы проверяются на соответствие битам разрешения в
                    дескриптор раздела/страницы
    10 Зарезервировано — в настоящее время ведет себя как режим отсутствия доступа.
    11 Менеджер - Доступы НЕ проверяются, ошибки разрешений не могут
                    быть сгенерирован
   

  
   
  
• Регистр 4 — Зарезервировано — не пытаться получить доступ
   
  
• Регистр 5 — Состояние ошибки страницы / сброс TLB
  При чтении сохраняется состояние последней ошибки данных (не обновляется для предварительной выборки). вина). Только младший байт имеет значение.

   Биты 0–3 Статус
    Биты 4–7 Домен
    Биты 8–11 установлены в ноль
    Биты 12 - 31 Каким бы ни было последнее значение на внутренней шине данных
   

  
   
  При записи в этот регистр любое записанное значение вызовет блокировку трансляции. Буфер для промывки.
   
  
• Регистр 6 — Адрес ошибки данных / очистка TLB
  При чтении этого регистра можно определить виртуальный адрес последней страницы отказа.
   
  При записи в этот регистр заданное значение (в битах 14–31) рассматривается как адрес. TLB будет искать соответствующий адрес, и если он будет найден, он будет помечен как инвалид. Это позволяет обновлять таблицу страниц в основной памяти и теперь недействительные записи во встроенном TLB должны быть очищены без штрафа за сброс весь ТЛБ.
   
  
• Регистр 7 — Сброс IDC (только запись)
  Любые данные, записанные в это место, вызовут сброс IDC (кэш инструкций/данных). покраснел.
   
  
• Регистры с 8 по 15 — Зарезервировано
  Доступ к этим регистрам приведет к срабатыванию ловушки неопределенных инструкций.

АРМ 7500

РУКА 7500FE

StrongARM SA110

• Регистр 0 — Идентификация процессора (только чтение)
  Возвращаемое значение для процессора SA110 должно быть &4401A10x.

   Биты 0–3 Номер версии процессора 

  
   
  
• Регистр 1 — Управление (чтение/запись)
  Все значения установлены на 0 при включении питания.

   Бит 0 — Встроенный MMU выключен (0) или включен (1)
    Бит 1 — Ошибка выравнивания адресов отключена (0) или включена (1)
    Бит 2 — кеш данных выключен (0) или включен (1)
    Бит 3 — буфер записи выключен (0) или включен (1)
    Бит 7 — операция с прямым порядком байтов, если 0, с прямым порядком байтов, если 1
    Бит 8 — системный бит — управляет системой разрешений MMU
    Бит 9- ROM bit - управляет системой разрешений MMU
    Бит 12 — кэш инструкций выключен (0) или включен (1)
   

  
   
  
• Регистр 2 — База таблицы преобразования (чтение/запись)
  Биты 14–31 содержат базу текущей активной таблицы страниц первого уровня.
   
  
• Регистр 3 — Управление доступом к домену (чтение/запись)
  В этом регистре хранится текущий контроль доступа для доменов с 0 по 15.
  Документ, который у меня есть, не содержит дополнительных подробностей, хотя я полагаю, что он аналогичен к использованию ARM610/710/и т.д.
   
  
• Регистр 4 — Зарезервировано — не пытаться получить доступ
   
  
• Регистр 5 — Состояние ошибки (чтение/запись)
  При чтении сохраняется состояние последней ошибки данных (не обновляется для предварительной выборки). вина). Только младший байт имеет значение.

   Биты 0–3 Статус
    Биты 4–7 Домен
    Бит 8 ноль
    Биты 9–31 Не определены при чтении, игнорируются при записи
   

  
   
  
• Регистр 6– Адрес ошибки (чтение/запись)
  При чтении этого регистра можно определить виртуальный адрес последней страницы ошибки.
   
  
• Регистр 7 — Управление кэшем (только запись)
  Любые данные, записанные в это место, приведут к очистке выбранного кэша.

    Поля сопроцессора OPC_2 и CRm выбирают, какой кэш
    должна произойти операция:
        Функция   OPC_2   CRm   Данные 
      Смыв I + D %0000 %0111 -
      Сброс I %0000 %0101 -
      Смыв D %0000 %0110 -
      Flush D single %0001 %0110 Виртуальный адрес
      Чистая запись D %0001 %1010 Виртуальный адрес
      Слив написать баф. %0100 %1010 -
   

  
   
  
• Регистр 8 — Операции TLB (только запись)
  Любые данные, записанные в это место, вызовут выбранную операцию сброса TLB.

    Поля сопроцессора OPC_2 и CRm выбирают, какой кэш
    должна произойти операция:
        Функция   OPC_2   CRm   Данные 
      Смыв I + D %0000 %0111 -
      Сброс I %0000 %0101 -
      Смыв D %0000 %0110 -
      Flush D single %0001 %0110 Виртуальный адрес
   

  
   
  
• Регистры с 9 по 14 — Зарезервировано
  Доступ к этим регистрам приведет к срабатыванию ловушки неопределенных инструкций.
   
  
• Регистр 15 — Проверка, часы и бездействие (только запись)

    Поля сопроцессора OPC_2 и CRm выбирают следующее...
        Функция   OPC_2   CRm 
      Включить нечетное слово %0001 %0001
      погрузка
      Икеш ЛФСР
      Включить четное слово %0001 %0010
      погрузка
      Икеш ЛФСР
      Очистить Icache %0001 %0100
      ЛФСР
      Переместить LFSR в %0001 %1000
      R14, Прервать
      Включить часы %0010 %0001
      переключение
      Отключить часы %0010 %0010
      переключение
      Отключить nMCLK %0010 %0100
      выход
      Подождите %0010 %1000
      прерывать
   

ARM9.

Как читать эти регистры

 10 DIM-код% 32
    20 П% = код%
    30 [ ОПЦИЯ 3
    40 SWI "OS_EnterOS"
    50 МРЦ CP15, 0, R0, C0, C0
    60 ТСТП ПК, #&F0000000
    70 МОВ R0, R0
    80 МОВ ПК, R14
    90 ]
   100 ПЕЧАТЬ ~USR(код%) 

 > БЕГ
   00008FAC ОПЦИЯ 3
   00008FAC EF000016 SWI ​​"OS_EnterOS"
   00008FB0 EE100F10 MRC CP15, 0, R0, C0, C0
   00008FB4 E31FF20F TSTP ПК, #&F0000000
   00008FB8 E1A00000 ДВИГАТЕЛЬ R0, R0
   00008FBC E1A0F00E ДВИГАТЕЛЬ ПК, R14
     41077100
   > 

Сопроцессоры

Вот небольшое упражнение для вас:

 10 DIM-код% 16
    20 П% = код%
    30 [ ОПЦИЯ 3
    40 CDP CP1, 0, C0, C1, C2, 0
    50 АДФС F0, F1, F3
    60 МОВ ПК, R14
    70 ]
   >БЕГ
   00008F78 ОПЦИЯ 3
   00008F78 EE010102 CDP CP1, 0, C0, C1, C2
   00008F7C EE010102 АДФС F0, F1, F2
   00008F80 E1A0F00E ДВИГАТЕЛЬ ПК, R14
   > 

Когда ARM выполняет инструкцию сопроцессора или неопределенную инструкцию, она предложит ее к любым сопроцессорам, которые могут быть подключены в настоящее время. Если оборудование доступно для обработки дана инструкция, то ожидается, что она это сделает. Если он занят во время инструкции предлагается, ARM будет ждать его.
Если нет сопроцессора, способного выполнить инструкцию, ARM возьмет на себя ловушка неопределенной инструкции, и в этом случае произойдет следующее:

• PSR и ПК сохраняются (метод отличается для 26-битных и 32-битных ARM)
• Введен режим SVC (26 бит)/режим UND (32 бит), и установлен бит I PSR
• Выполняется инструкция по адресу &00000004

Чтобы вернуться, просто вытяните сохраненные ПК и PSR (зависит от 26/32 бит) и нажмите их на текущий ПК и PSR, вроде MOVS PC, R14 в 26-битных системах. Это поднимется с инструкции, следующей за той, которая вызвала ловушку.

Все инструкции сопроцессора могут выполняться условно. Обратите внимание, что условные обозначения относятся к состоянию процессора ARM, а не к состоянию какого-либо из сопроцессоры. Это связано с тем, что ARM всегда сначала пытается выполнить инструкцию и предлагает ее по очереди. и, возможно, принимает ловушку неопределенного приложения, поэтому условия связаны с ARM.
Чтобы было понятнее:

 10 DIM-код% 32
    20 П% = код%
    30 [ ОПЦИЯ 3
    40 FLTS F0, R0
    50 FLTS F1, R1
    60 ФМЛС Ф2, Ф0, Ф1
    70 ФИКС R0, F2
    80 МОВС ПК, R14
    90 ]
   100 INPUT "Первое число: "A%
   110 ВВОД "Вторая цифра: "B%
   120 ПЕЧАТЬ USR(код%)
 

В любом случае, вы можете подумать, что ARM передаст сопроцессору с плавающей запятой выполнение четырех операций. Инструкции FP, а затем сдать обратно.
Если бы вы это сделали, вы были бы неправы!

На самом деле выполняется:

 МКР CP1, 0, R0, C0, C0
   МКР CP1, 0, R1, C1, C0
   CDP CP1, 9, C2, C0, C1
   МРЦ CP1, 0, R0, C0, C2 

Стоит отметить, что objasm указывает регистры сопроцессора с помощью CR нотация (т. е. CR0 - CR15 ), которая сначала определяется директивой CN. Это не выглядят так, как будто инструкции сопроцессора по умолчанию определены в ASM Ника Робертса, хотя я только посмотрел в инструкции раздел «определенные символы»…
ExtBASICasm Даррена Солта предоставляет имена регистров C0 - C15 для ссылки на сопроцессоры. Поэтому, если какой-либо из этих примеров не удается собрать, проверьте, что format ваш ассемблер предоставляет эти инструкции.

МРК

   MRC , , , , ,  

MCR

   MCR , , , , ,  

LDC и STC

   LDC , , 

   LDCL <совладелец>, <регистрация совладельца>, <адрес>
   STC <совладелец>, <рег. совладельца>, <адрес>
   STCL <со-про>, <со-про рег>, <адрес> 

 [прием]
   [Rx, #x] !
   [Rx], #x 

CDP

   CDP , , , ,